数字电路与逻辑设计模拟题

《数字电路与逻辑设计》模拟题（补）

一、选择题

1．下列信号中，（ BC ）是数字信号。

A．交流电压 ； B.开关状态 ； C.交通灯状态 ； D.无线电载波 。 2．小数“0”的反码形式有（ AD ）。

A．0．0„„0 ； B．1．0„„0 ； C．0．1„„1 ； D．1．1„„1 。

3．表示任意两位无符号十进制数至少需要（ B ）二进制数。

A．6 B．7 C．8 D．9

4．标准与-或表达式是由（ B ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5．下列电路中，（ AD ）是数字电路。

A．逻辑门电路 B. 集成运算放大器 C．RC振荡电路 D. 触发器 6．常用的BCD码有（ ACD ）。

A．8421码 ； B． Gray码； C．2421码； D．余3码

7．由n个变量构成的最大项，有（ D ）种取值组合使其值为1。 A. n ； B. 2n ； C. 2n ； D. 2n1

8．设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ABC ）。

A．x和y同为高电平； B． x为高电平，y为低电平； C．x为低电平，y为高电平； D． x和y同为低电平。 9．逻辑函数F=A⊕B和G=A⊙B满足关系（ ABD ）。 A. FG B. FG C. FG D. FG1 10．设计一个模10计数器需要( B )个触发器。

A． 3 ； B. 4 ； C．6 ； D．10

11．4线-16线译码器有（ D ）输出信号。

A． 1； B. 4； C．8； D．16

12．四位双向移位寄存器74194控制输入端S1S0的取值可以是（ ABCD ）。

A．00 B.01 C.10 D.11

13．电平异步时序逻辑电路不允许两个或两个以上输入信号（C ）。

A．同时为0 B. 同时为1 C. 同时改变 D. 同时作用 14．EEPROM是指（ D ）

A. 随机读写存储器 B. 一次编程的只读存储器 C. 可擦可编程只读存储器 D. 电可擦可编程只读存储器 15．下列中规模通用集成电路中，（ BD ）属于时序逻辑电路.

A．多路选择器74153 B.计数器74193 C．并行加法器74283 D.寄存器74194

二、填空题

第1页（共7页）

中国地质大学（北京）继续教育学院 2013年09课程考试

1．十进制数16.5对应的二进制数为10000.1，十六进制数为10.8。 2．十进制数64的8421码为01100100，二进制数为1000000。

3．T触发器的次态方程是Qn1TQ，要使它在时钟脉冲作用下状态不变，输入端T应该接逻辑值0。

4．逻辑代数的3种基本运算是指与、或、非，3条重要规则是指代入规则、反演规则、对偶规则。

5．组合逻辑电路中的险象按照错误输出信号的极性可以分为0型险象和1型险象 两种类型。

6．根据反演规则和对偶规则可写出逻辑函数FABA(CD)的反函数

F = F(AB)(ACD)，对偶函数F'=F'(AB)(ACD)。

7．时钟控制RS触发器的次态方程是Qn1SRQ约束方程是 RS0。 8．假定描述一个同步时序电路的最简状态表中有6个状态，则该电路中有3个触发器，电路中存在2个多于状态。

9．具有3个选择输入端的数据选择器能对8个输入数据进行选择，对应选择输入端的任何一种取值，可选中 1个输入数据。

10．用PROM实现逻辑函数时，应将逻辑函数表示成标准“与一或”表达式，用PLA实现逻辑函数时，应将逻辑函数表示成最简“与一或”表达式。 三．判断题

1．逻辑函数F(A,B,C)m (0,2,5)，则F(A,B,C)m(1,3,4,6,7)。 （ √ ） 2．原码和补码均可实现将减法运算转化为加法运算。 （ × ） 3．并行加法器采用先行进位（并行进位）的目的是简化电路结构。 （ × ） 4．由与非门构成的基本RS触发器不允许两个输入端同时为0。 （ √ ） 5 ．Mealy型电路的输出是输入和状态的函数。 （ √ ） 6．同步时序电路中作为存储元件的触发器必须是带时钟控制端的触发器。（ √ ） 7．最大等效类是指包含状态数目最多的等效类。 （ × ） 8．由逻辑门构成的电路一定是组合逻辑电路。 （ × ） 9．设计同步时序逻辑电路时，状态编码采用相邻编码法的目的是为了有利于激

励函数和输出函数的简化。 （ √ ）

10．电平异步时序逻辑电路反馈回路之间的竞争可能导致错误的状态转移。（ √ ）

第2页（共7页）

中国地质大学（北京）继续教育学院 2013年09课程考试

11．脉冲异步时序逻辑电路不允许两个或两个以上的输入端同时出现脉冲。（ √ ） 12．用三个触发器作为存储元件可构建一个同步模10计数器。 （ × ） 四、分析题

1．分析图1所示组合逻辑电路。 （1）写出输出函数的与-或表达式；

（2）假定输入变量ABCD不允许出现1010～1111，填写表1所示真值表； （3）说明该电路功能。

图1

表1 ABCD 0000 0001 0010 0011 0100 WXYZ ABCD 0101 0110 0111 1000 1001 WXYZ 解：(1)WABDBC, XBCBDBCD, YCDCD, ZD （2）假定输入变量ABCD不允许出现1010～1111，填写表1所示真值表；

表1

ABCD 0000 0001 0010 0011 0100 WXYZ 0011 0100 0101 0110 0111 ABCD 0101 0110 0111 1000 1001 WXYZ 1000 1001 1010 1011 1100 （3）电路功能:8421码→余3码的转换。

2.分析图2所示同步时序逻辑电路。 （1）写出输出函数和激励函数表达式； （2）填写表2所示状态表； （3）作出状态图；

第3页（共7页）

中国地质大学（北京）继续教育学院 2013年09课程考试

（4）说明该电路功能。

图2

表2

现态 次态yn1n12y1/输出Z y2y1 x = 0 x=1 00 01 10 11

解：（1）J2K2xQ1, J1K11, ZxQ2Q1xQ2Q1（2）状态表；

现态 次态 y( n+1)(n+1) 2y1/输出Z y 2 y1 x=0 x=1 00 01/0 11/1 01 10/0 00/0 10 11/0 01/0 11 00/1 10/0

（3）作出状态图；

第4页（共7页）

中国地质大学（北京）继续教育学院 2013年09课程考试

（4）说明该电路功能。

模4可逆计数器。

3．分析图3（a）所示时序逻辑电路，并回答如下问题： （1）该电路属于同步时序电路还是异步时序电路？

（2）假定Q1Q2的初始状态为“00”， x和CP端的输入波形如图3（b）所示，画出Q1和Q2的输出波形图。

图3

解：（1）异步时序电路

（2）画出Q1和Q2的输出波形图。

五、设计题

1、用可编程只读存储器PROM实现全加器的功能（全加器框图如图4所示）。

要求：（1）写出输出函数表达式； （2）画出阵列逻辑图。

第5页（共7页）

中国地质大学（北京）继续教育学院 2013年09课程考试

图4

解：（1）写出输出函数表达式；

S(A,B,CI)m(1,2,4,7)CO(A,B,CI)m(3,5,6,7)

（2）画出阵列逻辑图。

2、用与非门设计一个“四舍五入”电路，该电路框图如图5所示，输入ABCD为8421码，当ABCD表示的十进制数大于或等于5时，输出F的值为1，否则F的值为0。

图5

要求：

（1）填写表3所示真值表； （2）求出输出函数最简表达式；

（3）画出用与非门实现给定功能的逻辑电路图。

表3 真值表 ABCD 0000 0001 0010 0011 0100 F ABCD 1000 1001 1010 1011 1100 F 第6页（共7页）

中国地质大学（北京）继续教育学院 2013年09课程考试

0101 1101 0110 1110 0111 1111 解：（1）填写表3所示真值表；

表3 真值表

ABCD F ABCD F 0000 0 1000 1 0001 0 1001 1 0010 0 1010 d 0011 0 1011 d 0100 0 1100 d 0101 1 1101 d 0110 1 1110 d

0111 1 1111 d （2）求出输出函数最简表达式；

FABCBD

（3）画出用与非门实现给定功能的逻辑电路图；

第7页（共7页）