触发器及其应用实验报告

学生实验报告

院别 电子信息学院 班级 无线技术12 姓名 刘灼鹏 学号 2012010302032 课程名称 电子技术实验 实验名称 实验时间 指导教师 报 告 内 容 触发器及其应用 2014年5月22日 文毅 一、实验目的和任务 1. 掌握基本RS、JK、T和D触发器的逻辑功能. 2. 掌握集成触发器的功能和使用方法. 3. 熟悉触发器之间相互转换的方法。 二、实验原理介绍 触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关,而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1\"和“0”,在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图14-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器.基本RS触发器具有置“0\"、置“1\"和保持三种功能。通常称S为置“1\"端，因为 S=0时触发器被置“1”；R为置“0\"端，因为R=0时触发器被置“0”.当S=R=1时状态保持，当S=R=0时为不定状态,应当避免这种状态。 基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。 图14-1 二与非门组成的基本RS触发器 （a）逻辑图 (b) 逻辑符号 个人收集整理 勿做商业用途

基本RS触发器的逻辑符号见图14-1（b)，二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图14-2所示；JK触发器的状态方程为： Qn1JQnKQn 图14—2 JK触发器的引脚逻辑图 其中，J和K是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时，组成“与”的关系。Q和Q为两个互补输入端。通常把Q=0、Q=1的状态定为触发器“0”状态；而把Q=1，Q=0定为“1\"状态. JK触发器常被用作缓冲存储器，移位寄存器和计数器。 CC4027是CMOS双JK触发器,其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。 3、T触发器 在JK触发器的状态方程中，令J=K=T则变换为： n1nnQTQTQ 这就是T触发器的特性方程。由上式有： n1nQQ当T=1时， n1nQQ当T=0时, 即当T=1时，为翻转状态；当T=0时，为保持状态。 个人收集整理 勿做商业用途

4、D触发器 在输入信号为单端的情况下,D触发器用起来更为方便，其状态方程为： n1QD 其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。 三、实验内容和数据记录 1、测试基本RS触发器的逻辑功能 用两个与非门组成基本RS触发器，测试它的逻辑功能并画出真值表将实验结果填入表内。 2、测试JK触发器74LS112的逻辑功能 （1）测试JK触发器的复位、置位功能 （2）测试JK触发器的逻辑功能 （3)将JK触发器的J、K端连在一起，构成T触发器 在CP端输入1Hz连续脉冲,观察Q端的变化，用双踪示波器观察CP、Q和Q的波形，注意相位关系，描绘之。 个人收集整理 勿做商业用途

（4）JK触发器转换成D触发器 按图14—4连线，方法与步骤同上，测试D触发器的逻辑功能并画出真值表将实验结果填入表内。 四、实验结论与心得 通过这个实验,可以知道，JK触发器在实际芯片中多了两个输入端，通过这两个输入端可以控制相同JK下的不同输出。同时利用了低电平脉冲实现了当JK都为高电平的时候，输出的转换，由高到低或者低到高。得到JK触发器，T触发器,D触发器的真值表与理论符合。 成绩

教师签名 文毅 批改时间 年 月 日